عرض بسيط للتسجيلة

المؤلفRebaiaia, M.L.
المؤلفJaam, J.M.
المؤلفHasnah, A.M.
تاريخ الإتاحة2024-03-20T01:55:09Z
تاريخ النشر2003
اسم المنشورProceedings of the IEEE International Conference on Electronics, Circuits, and Systems
المصدرScopus
معرّف المصادر الموحدhttp://dx.doi.org/10.1109/ICECS.2003.1301924
معرّف المصادر الموحدhttp://hdl.handle.net/10576/53283
الملخصIn this paper, we propose an efficient Model Checker for the Propositional Temporal Logic denoted by PTL. This logic is hown to be well suited to verify electronic circuits and reactive systems. A typical verification problem consists of establishing formally a relatiombip between the specification of a software/hardware system and its implementation. In the sequel we show how a bardware designer should proceed to specify his design and prove its correctness using a PTL module under Maude System. A series of experiments have been conducted successfully on a well-known benchmark to prove the effectiveness of mixing temporal logic and rewriting logic techniques.
اللغةen
الناشرIEEE
الموضوعComputer science
Logic circuits
Computer crashes
Boolean functions
Equations
Electronic circuits
Computer bugs
Modems
Humans
Rockets
العنوانAn efficient model checker based on theaxiomatization of Propositional Temporal Logic in rewriting logic
النوعConference Paper
الصفحات866-869
رقم المجلد2
dc.accessType Abstract Only


الملفات في هذه التسجيلة

الملفاتالحجمالصيغةالعرض

لا توجد ملفات لها صلة بهذه التسجيلة.

هذه التسجيلة تظهر في المجموعات التالية

عرض بسيط للتسجيلة